PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-290458

(43)Date of publication of application: 15.10.1992

(51)Int.Cl.

H01L 21/82

G11C 29/00

H01L 27/10

(21)Application number: 03-055190

(71)Applicant: FUJITSU LTD

KYUSHU FUJITSU

ELECTRON:KK

(22)Date of filing:

19.03.1991

(72)Inventor: TAZUME HISAO

(54) **SEMICONDUCTOR DEVICE**

(57)Abstract:

PURPOSE: To provide a semiconductor device which includes a semiconductor circuit having a fuse element for storing or programming and an improved power supply circuit for supplying the power for operation to the fuse elementthereby realizing sufficient screening during the burn-in test and suppression of grow back phenomenon of the fuse element during actual operation.

CONSTITUTION: A semiconductor device 1 comprises a power supply circuit 4 for supplying the power for operation to a semiconductor circuit 3 having a fuse element 2 for storing information and this power supply circuit 4 also comprises an application voltage control circuit 5 for applying the time of test of the semiconductor circuit 3a voltage higher than the voltage applied to the fuse element 2 during operation of the semiconductor circuit 3 depending on an external control signal C.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-290458

(43)公開日 平成4年(1992)10月15日

(51) Int.Cl. ⁵ H 0 1 L 21/82	識別記号	庁内整理番号	FΙ			技術表示箇	所
G11C 29/00 H01L 27/10	301 B 491	8526-5L 8728-4M 7638-4M	H01L	21/82		F	
			ā	審査請求	未請求	請求項の数3(全 7 頁	(]
(21)出願番号	特顯平3-55190		(71)出願人	00000522 富士通株	-		
(22)出顧日 平成3年(1991)3月19日			神奈川県川崎市中原区上小田中1015番地				
			(71)出願人	株式会社	九州富士	-通エレクトロニクス - 来町副田5950番地	
			(72)発明者	鹿児島県	薩摩郡人	、来町副田5950番地 株 ニレクトロニクス内	式
			(74)代理人	弁理士	石川 湯	琴男	


(54)【発明の名称】 半導体装置

(57)【要約】

【目的】 本発明は、データ記憶用またはプログラミング用のヒューズ素子を有する半導体回路を備えた半導体 装置に係り、特にヒューズ素子に動作用の電源を供給する電源回路の改良技術に関し、パーンイン試験時にスクリーニングが十分に行なえるとともに、実動作時のヒューズ素子のGrow Back 現象の抑制が可能な半導体装置を提供することを目的とする。

【構成】 半導体装置1は、情報配憶用のヒューズ素子2を有する半導体回路3に動作用の電源を供給する電源回路4を備え、この電源回路4は、外部からのコントロール信号Cに基づいて半導体回路3の動作時にヒューズ素子2に印加される電圧よりも高い電圧を半導体回路3の試験時にヒューズ素子2に印加する印加電圧制御回路5を備えている。

本発明の原理説明図



1

【特許請求の範囲】

د رزغ

【請求項1】 情報記憶用のヒューズ素子(2)を有す る半導体回路(3)に動作用の電源を供給する電源回路 (4)を備えた半導体装置において、前記電源回路 (4) は、外部からのコントロール信号(C)に基づい て前記半導体回路(3)の動作時に前記ヒューズ素子 (2) に印加される電圧よりも高い電圧を前記半導体回 路(3)の試験時に前配ヒューズ素子(2)に印加する 印加電圧制御回路(5)を備えたことを特徴とする半導 体装置。

【請求項2】 請求項1記載の半導体装置において、前 記印加電圧制御回路(5)は、前記電源回路の電源電圧 を分圧する分圧回路(R₁、R₂)と、前記コントロー ル信号(Sc)に基づいて、前記半導体回路(3)の試 験時には前記電源電圧(Vcc)を前記ヒューズ素子(F 1 、F2) に印加し、前記半導体回路(3)の動作時に は前記分圧された電源電圧を前記ヒューズ素子(Fi、 F2) に印加する電圧切換回路(T)と、を備えたこと を特徴とする半導体装置。

【請求項3】 請求項1記載の半導体装置において、前 20 記印加電圧制御回路(5)は、前記電源回路(4)の電 源電圧を昇圧する昇圧回路と、前記コントロール信号 (Sc) に基づいて、前記半導体回路(3)の試験時に は前記昇圧された電源電圧を前記ヒューズ素子(2)に 印加し、前記半導体回路(3)の動作時には前記電源電 圧(Vcc)を前記ヒューズ素子(2)に印加する電圧切 換回路(T)と、を備えたことを特徴とする半導体装 晋.

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、データ記憶用またはブ ログラミング用のヒューズ素子を有する半導体回路を備 えた半導体装置に係り、特にヒューズ素子に動作用の電 源を供給する電源回路の改良技術に関する。半導体装置 が高集積化していくにつれて、より信頼性の高い半導体 装置を製造することが急速に困難になっている。特にメ モリにおいては、新規の製造技術を用いて開発されるた め、初期の試作時の欠陥レベルが高く歩留まりがきわめ て高い。こうした問題を解決する方策として、現在、実 用的には冗長な行や列を数本加えて、不良のセルや行、 列を入れ替える冗長回路技術が用いられている。

【0002】近年、半導体装置の高信頼性の要求に対応 して、このような冗長回路に用いられる冗長用ヒューズ 素子においても高信頼性が要求されている。

[0003]

【従来の技術】従来の半導体装置においては、信頼性を 向上させるため冗長回路技術が用いられ、例えば、メモ リアレイにおいては、正規のアレイ中に不良ピットが存 在する場合、その行に対応するアドレス信号に対して選 ている。これにより不良ビットを含むアドレス信号が入 力されると、スペアデコーダが選択され同時に正規の行 デコーダに対して選択禁止信号が出力され、正規の行の 代わりにスペア行が選択されることとなる。このように してメモリアレイにおいて、信頼性を向上させている。 このスペアデコーダのプログラミングには不揮発性の素 子が用いられており、ヒューズ素子が多く用いられてい

【0004】以下、上述したような冗長用のヒューズ素 10 子を有する従来の半導体回路について、図3を参照して 説明する。図3 (a) に第1の従来の半導体装置の構成 図を示す。半導体装置20Aは、冗長用ヒューズ素子を 有する半導体回路に動作用の電源を供給する電源V(電 源電圧Vcc)と、電源Vと抵抗R21、R22間に並列に接 統された第1ヒューズ素子Fii および第2ヒューズ素子 Fizと、第1ヒューズ素子Fiiと第3抵抗Rziの中間点 に第1入力端子 I: が接続され、第2ヒューズ素子 F:2 と第4抵抗R22の中間点に第2入力端子 12 が接続され たE-OR回路(Exclusive-OR回路)21と、第1ヒュ ーズF11とグランドの間に接続された第3抵抗R21と、 第2ヒューズF12とグランドの間に接続された第4抵抗 R22とを備えて構成されている。

【0005】第1ヒューズ素子および第2ヒューズ素子 の切断は、図示しない書込み回路により電源電圧Vccよ りも高い所定の電圧を印加することにより行う。例え ば、ポリシリコンにより形成されたヒューズ素子におい ては、ヒューズ素子切断時に印加電圧によるジュール熱 の発生によりポリシリコンが溶けて、酸化物が形成され 絶縁状態となる。

【0006】E-OR回路21は、一旦切断されたヒュ ーズ素子が再び再成長などにより導通する現象(以下、 Grow Back 現象という。)を検出するために設けられて いる。このGrow Back 現象の原因としては、パーンイン 試験時の電圧印加により上記ヒューズ素子切断時に生成 した酸化物の絶縁特性が劣化し再び導通状態となること 等が考えられており、このGrow Back 現象は印加電圧に より加速されることが知られている。実際にGrow Back 現象を検出する方法は、EIOR回路21の出力信号 は、両ヒューズ素子Fii、Fizが導通している場合と両 40 ヒューズ素子 F11、F12とも非導通の場合には、"L" が出力され、それ以外の場合には、"H"が出力される ので、これを監視することにより検出する。

【0007】上記第1の従来の半導体回路20Aにおい ては、パーンイン試験時並びに実動作時に第1ヒューズ 素子F11 および第2ヒューズ素子F12に電源電圧Vccが 印加されている。図3(b)に第2の従来の半導体装置 の構成図を示す。半導体装置20Bは、冗長用ヒューズ 案子を有する半導体回路に動作用の電源を供給する電源 V (電源電圧Vcc) と、電源Vとグランド問に直列に接 択動作を行うようにスペアデコーダをプログラミングし 50 続された第1抵抗R11および第2抵抗R12と、第1抵抗 3

R11と第2抵抗R12の中間接続点Pとグランド間に並列 に接続された第1ヒューズ素子Fiiおよび第2ヒューズ 素子F12と、第1ヒューズ素子F11と第3抵抗R21の中 間点に第1入力端子 I が接続され、第2ヒューズ素子 F12と第4抵抗R22の中間点に第2入力端子 I2 が接続 されたGrow Back 現象を検出するE-OR回路21と第 1 ヒューズ素子F11 とグランドとの間に接続された第3 抵抗 R21 と、第2 ヒューズ素子 F12 とグランドの間に接 続された第4抵抗R22と、を備えて構成されている。

【0008】上記第2の従来の半導体回路においては、 バーンイン試験時並びに実動作時に第1ヒューズ素子F 11および第2ヒューズ素子F12には、第1抵抗R11およ び第2抵抗R12により電源電圧Vccが分圧され1/2V ccが印加されている。また、第1ヒューズ秦子F11およ び第2ヒューズ素子F12の切断は、上述した方法と同様 な方法により図示しない書込み回路により1/2 Vccよ りも高い電圧を印加することにより行う。Grow Back 現 象の検出方法は、第1の従来例と同様である。

[0009]

【発明が解決しようとする課題】ところで、Grow Back 現象は印加電圧が高くなるにつれて加速されるが、従来 の冗長用ヒューズを有する半導体回路においては、実動 作時とパーンイン試験時で同じ電圧を印加していたた め、以下のような問題点が生じていた。まず、第1の従 来例においては、実動作時およびバーンイン試験時にお いて高電圧(電源電圧V)が印加されるので、スクリ ーニング (Screening) は十分に行えるが、実動作時に Grow Back 現象が加速されてしまうという問題点があっ た。一方、第2の従来例においては、実動作時およびバ ーンイン試験時において低電圧(電源電圧V の1/ 2) が印加されるので、実動作時にGrow Back 現象は抑 制されるが、スクリーニングが十分に行えないという問 題点があった。

【0010】そこで本発明は、パーンイン試験時にスク リーニングが十分に行なえるとともに、実動作時のヒュ ーズ素子のGrow Back 現象の抑制が可能な半導体装置を 提供することを目的とする。

[0011]

【課題を解決するための手段】図1に本発明の原理説明 図を示す。半導体装置1は、情報記憶用のヒューズ素子 40 F11、F12が導通している場合と非導通の場合には、 2を有する半導体回路3に動作用の電源を供給する電源 回路4を備え、この電源回路4は、外部からのコントロ ール信号Cに基づいて半導体回路3の動作時にヒューズ **素子2に印加される電圧よりも高い電圧を半導体回路3** の試験時にヒューズ素子2に印加する印加電圧制御回路 5を備えている。

[0012]

【作用】印加電圧制御回路5は、外部からのコントロー ル信号Cに基づいて半導体回路3の試験時に半導体回路 い電圧をヒューズ素子2に印加する。したがって、半導 体回路3の試験時には、動作時に印加される電圧よりも 高い電圧がヒューズ素子2に印加されるためヒューズ素 子2のスクリーニングが十分行え、動作時には、低い電 圧を印加することによりヒューズ素子2のGrow Back現 象を抑制する。

[0013]

【実施例】図2を参照して本発明の実施例を説明する。 半導体装置10は、半導体回路に動作用の電源を供給す 10 る電源V(電源電圧Vcc)と、電源Vとグランド間に直 列に接続された第1抵抗R1 および第2抵抗R2 と、第 1抵抗R:と第2抵抗R:の中間接続点Pにソース端子 Sが接続され、ドレイン端子Dが電源Vccに接続され、 ゲート端子Gに外部からのコントロール信号Sc が入力 されるトランジスタTと、第1抵抗R: と第2抵抗R2 の中間接続点Pとグランド間に並列に接続された第1ヒ ューズ素子F: および第2ヒューズ素子F2 と、第1ヒ ューズ素子F:と第3抵抗R:の中間点に第1入力端子 I」が接続され、第2ヒューズ素子F2と第4抵抗R4 20 の中間点に第2入力端子 I2 が接続され、Grow Back 現 象の発生を検出するE-OR回路11と第1ヒューズ素 子F」とグランドとの間に接続された第3抵抗Raと、 第2ヒューズ素子F2 とグランド間に接続された第4抵 抗R、と、を備えて構成されている。

【0014】第1ヒューズ素子F:および第2ヒューズ 素子F2は、例えば、ポリシリコンにより形成されてお り、これらのヒューズ素子Fi、Fzは1組として取り 扱われ、ヒューズ素子切断時には同時に切断されること となる。次に、半導体装置の動作をパーンイン試験時と 実動作時に分けて説明する。

パーンイン試験時

半導体装置のパーンイン試験時には、半導体装置10の 外部からトランジスタTのゲート端子Gにコントロール 信号Sc を入力する。これによりトランジスタTはオン 状態となり、トランジスタTのドレイン端子D、ソース 端子S、中間接続点Pを介して第1ヒューズ素子F:お よび第2ヒューズ素子F2 を有する半導体回路に電源電 圧Vccが印加される。また、Grow Back 現象を検出する 方法は、AND回路11の出力信号は、両ヒューズ素子 "L"が出力され、それ以外の場合には、"H"が出力 されるので、これを監視することにより検出する。

【0015】したがって、パーンイン試験時には、高い 電圧によりスクリーニングを行うことができるので、各 ヒューズ素子F₁、F₂のGrow Back 現象を加速するこ とができ、Grow Back 現象に起因する不良をこの段階で 発見することができる。

実動作時

半導体装置の実動作時には、半導体装置10の外部から 3の動作時にヒューズ素子2に印加される電圧よりも高 50 コントロール信号Sc が入力されないので、トランジス 5

2- 3

タTはオフ状態となり、電源電圧Vccが第1抵抗R1 に 入力され、第1抵抗R: および第2抵抗R2 により分圧 されて、中間接続点Pからは、第1ヒューズ素子F1 お よび第2ヒューズ素子Fz を有する半導体回路に電源電 圧 Vcc の 1/2 の電圧が印加されることとなる。

【0016】したがって、実動作時にはパーンイン試験 時より低い電圧により半導体装置を動作させているの で、第1ヒューズ素子F:および第2ヒューズ素子F2 が切断された後のGrow Back 現象を抑制することができ バーンイン試験時にGrow Back 現象を加速し、実動作時 にはGrow Back 現象を抑制するような電圧をヒューズ素 子を有する半導体回路に印加するので、半導体装置の試 験時にスクリーニングが十分に行え冗長用ヒューズ素子 の不良を判別することができるとともに、実動作後の冗 長用ヒューズ素子の信頼性を向上させることができる。

【0017】以上の実施例においては、バーンイン試験 時に半導体回路に電源電圧Vccを印加し、実動作時に電 源電圧の半分の1/2 Vcc を半導体回路に印加するよう に構成していたが、バーンイン試験時にGrowBack 現象 20 を加速するような高い電圧を印加し、実動作時にはGrow Back 現象を抑制するような低い電圧を印加するように 構成すれば、本発明の適用が可能である。

【0018】また、以上の実施例においては、パーンイ ン試験時に半導体回路に電源電圧Vccを印加するように 構成していたが、DC-DCコンパータ等を用いた電源 電圧を昇圧する昇圧回路を設け、パーンイン試験時に は、コントロール信号により昇圧された電圧をヒューズ 素子に印加し、動作時には電源電圧をヒューズ素子に印 加するように構成しても良い。

【0019】さらに以上の実施例においては、ヒューズ 素子をポリシリコンで形成した場合についてのみ説明し たが、同様に熱により酸化物を形成して絶縁物とする形 式のヒューズ素子を有する他の半導体回路にも本発明の 適用が可能である。また、さらに以上の実施例において

は、冗長用のヒューズ素子についてのみ説明したが、P ROM (Programmable Read Only Memory) 等のメモリ セルにヒューズ素子が用いられている半導体記憶装置に も本発明の適用が可能である。

6

[0 0 2 0]

【発明の効果】本発明によれば、印加電圧制御回路は、 半導体回路の試験時に半導体回路の動作時の電圧よりも 高い電圧ヒューズ素子に印加するので、スクリーニング を十分行なえるとともに、半導体回路の動作時にはヒュ る。以上の説明のように本発明によれば、半導体装置の 10 一ズ素子のGrow Back 現象を抑制することができ、ヒュ ーズ素子の信頼性を向上させることができるという効果 を奏する。

【図面の簡単な説明】

【図1】本発明の原理説明図である。

【図2】本発明の実施例の基本構成図である。

【図3】従来例の基本構成図である。

【符号の説明】

1…半導体装置

2…ヒューズ素子

3 …半導体回路

4…重源回路

5 …印加電圧制御回路

10…半導体装置

11…E-OR回路

C…コントロール信号

F1 …第1ヒューズ素子

F2 …第2ヒューズ素子

P…中間接続点

R: …第1抵抗

30 R2 …第2抵抗


R₃ …第3抵抗

R, …第4抵抗 Sc …コントロール信号

T…トランジスタ


V…電源

(図1) 本発明の原理説明図



【図2】

本形明の実施例の基本構成図



RI: 第1 抵抗 R2: 第2 抵抗 R3: 第3 抵抗 R4: 第4 抵抗 FI: 第1 ヒューズ素子 F2: 第2 ヒューズ素子 T:トランジスタ

【図3】

從来例 / 基本構成 图

